搜索资源列表
key-scanning
- 该程序是基于FPGA的verilog语言的编程，用于检测硬件中的3×3按键的状态信息-The program is a programming language for FPGA-based verilog for status information to detect hardware buttons 33
key_debuouce
- veriolg 按键消抖的程序,可以写成模块，后面直接调用-verilog key debounce
key.v
- Verilog HDL 4*4键盘扫描模块-Verilog HDL 4*4 keyboard moodule
verilog
- 运用Verilog语言，基于FPGA的key button等开关消抖，按键消抖电路设计。-The use of Verilog language, based on the FPGA key button, such as switching jitter, the key to eliminate jitter circuit design.
fpga-KEY-UART-SRAM
- fpga KEY UART SRAM 驱动 程序 VHDL VERILOG-fpga KEY UART SRAM driver VHDL VERILOG
DDS-verilog
- DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，是一项关键的数字化技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。文件写了一个DDS的例程，并编写了TB文件。-DDS is a direct digital synthesizer (Direct Digital Synthesizer) of the English abbreviation, i
sw_debounce
- 脉冲边沿检测法的按键消抖程序，使用Verilog编写(Key edge dithering program with pulse edge detection method)
Single_pwm
- 这是一个生成pwm波的程序，使用按键改变占空比的大小，通过增加按键的消抖程序能够精确控制占空比的变化。(This is a program to generate pwm wave, use the button to change the size of the duty cycle, by increasing the key of the shaking program can accurately control the duty cycle changes.)
Verilog_Beep
- 用Verilog语言，quartus软件，实现fpga开发板上按dou lai mi fa等7个音实现按键弹钢琴(Verilog language, quartus software, to achieve fpga development board by dou lai mi fa 7 sound to achieve the key to play the piano)
key_filter
- Verilog实现按键滤波，亲测可用，有需要的可以下载看看(Verilog to achieve key filter)
05_key_test
- 按键的使用FPGA代码控制，包括去抖动等；(Button using FPGA code control, including jitter and so on;)
5 +3
- FPGA发送SOS呼救，按键可以发送信号，复位停止发送(FPGA sends SOS to save, key can send signal, reset to stop sending)
key_filter
- 采用Verilog语言的编写按键防抖代码，并通过modlesim进行验证(Using the Verilog language to write key anti - chattering code and verify it by modlesim)
消抖模块源代码
- 对fpga中的按键，防摔等部分进行消除抖动(To eliminate the jitter of the key in the FPGA, the fall prevention and other parts)
27_sdram_ov5640_sobel_vga
- 按键控制，vga显示，数码管显示，读取sd卡(Key control, VGA display, digital tube display, read SD card)
timer_se
- 数字时钟可以显示分、秒，并通过按键进行复位；数字时钟由四个基本模块组成，顶层模块、分频模块、计数模块、译码显示模块。（1）分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号，控制计数器改变状态。（2）计数模块：秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1，变化状态为0~9，低4位状态变化到9时，高4位加1，变化状态为0~5。秒钟计数达到59时，分钟低四位从1开始，每59秒加1，低4位状态变化到9时，高4位加1，变化状态为0
Lesson09：BJ-EPM240学习板实验2——按键消抖实验
- Quartus的按键消抖设计实验视频讲解,讲解的很详细，对于新手来说还是蛮不错的(Quartus key to shake down the design of experimental video explanation)
新建文本文档
- Verilog编写的按键代码，采用异步串口传输协议，并带有偶校验。(Verilog's key code, asynchronous serial port transmission protocol, and with even check.)
FPGA9 keyboard1
- 按键输入四位数，长按功能键排序或者求最大公约数并显示在数码管上(Key input four digit, press function key sequence or for the common denominator and digital tube display)
aes128-hdl-master
- Verilog AES hdl key 128 bit code and decode